지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 489 - 490 (2page)
이용수
초록· 키워드
오류제보하기
A new integrate and fire neuron with a synapse function for biological neuron has been designed and fabricated in a 0.5 ㎛ 1 poly 2 metal CMOS process. Proposed neuron chain model generate a current^_@span style=color:#999999 ^_# ... ^_@/span^_#^_@a href=javascript:; onclick=onClickReadNode('NODE01595911');fn_statistics('Z354','null','null'); style='color:#999999;font-size:14px;text-decoration:underline;' ^_#전체 초록 보기^_@/a^_#
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
0.35㎛ CMOS 공정을 이용한 Integrate and Fire Neuron model 구현
대한전자공학회 학술대회
2007 .07
-
0.35 ㎛ CMOS 공정을 이용한 Integrate and Fire Neuron model 구현
대한전자공학회 학술대회
2007 .07
-
호지킨-헉슬리 모델을 위한 시냅스 기능을 지닌 신경세포 체인의 하드웨어 구현
센서학회지
2009 .01
-
Implementation of CMOS Neuron for Robot Motion Control Unit
대한전자공학회 ISOCC
2013 .11
-
A Novel Nonlinear Synapse Neuron Model : Wavelet Neuron
한국지능시스템학회 학술발표 논문집
1997 .11
-
신경세포 분석을 위한 디지털 신경세포 영상의 트리 구조화 방법
한국정보과학회 학술발표논문집
2010 .06
-
Design of a Neural Chip for Classifying Iris Flowers based on CMOS Analog Neurons
센서학회지
2019 .01
-
0.18㎛ CMOS 공정을 이용한 발화형 뉴런 모델
대한전자공학회 학술대회
2014 .06
-
Implementation of a CMOS Chaotic Neuron Chip
대한전자공학회 세미나
1994 .01
-
심층 신경망 압축을 위한 중복뉴런 제거 기법
대한전자공학회 학술대회
2017 .11
-
A Design of an Optimal Mixture Circuit Using Neuron MOS Transistor and CMOS Transistor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
0.18 μm CMOS 공정을 이용한 실리콘 뉴런 회로 설계
한국지능시스템학회 논문지
2014 .10
-
A Comparison of Parallel Multipliers with Neuron MOS and CMOS Technologies
대한전자공학회 기타 간행물
1996 .01
-
8-bit Neuron MOS A / D 변환기 설계 ( Design of 8-bit Neuron MOS A / D Converter )
대한전자공학회 학술대회
1996 .11
-
8-bit Neuron MOS A/D 변환기 설계
대한전자공학회 학술대회
1996 .11
-
0.18㎛ CMOS 공정을 이용한 레티나 뉴런 모델
대한전자공학회 학술대회
2015 .06
-
Neuron-MOSFET 인버터의 특성 분석 및 설계 가이드라인
전기전자학회논문지
1999 .12
-
A Design of Variable Logic Circuits Using Neuron MOS Transistor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Simplified neuron functions for FPGA : evaluations of engineering neuron on gate array and analogue circuit
제어로봇시스템학회 국제학술대회 논문집
2001 .10
-
New Analog CMOS Neuron Circuits Using a Cross-Coupled Current Comparator Structure
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1991 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004342782