지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2017.10
- 수록면
- 1,494 - 1,498 (5page)
이용수
초록· 키워드
오류제보하기
In this study, we investigate the influence of an overlap between the gate and source/drain regions of silicon nanowire (SiNW) CMOS (complementary metal-oxide-semiconductor) inverter on bendable plastic substrates and describe their electrical characteristics. The combination of n-channel silicon nanowire field-effect transistor (n-SiNWFET) and p-channel silicon nanowire field-effect transistor (p-SiNWFET) operates as an inverter logic gate. The gains with a drain voltage (V<SUB>dd</SUB>) of 1 V are 3.07 and 1.21 for overlapped device and non-overlapped device, respectively. The superior electrical characteristics of each of the SiNW transistors including steep subthreshold slopes and the high I<SUB>on</SUB>/I<SUB>off</SUB> ratios are major factors that enable the excellent operation of the logic gate.
목차
Abstract
1. 서론
2. 본론
3. 결론
References
참고문헌 (16)
참고문헌 신청
J. A. Rogers and Z. Bao, “Printed plastic electronics and paperlike displays”, J. Polym. Sci. Part A Polym. Chem., vol. 40, no. 20, pp. 3327-3334, August 2002.
W. S. Wong and A. Salleo, eds, Flexible electronics: materials and applications, Vol. 11. Springer Science & Business Media, pp. 1-24, 2009.
M. Lee, Y. Jeon, T. Moon, and S. Kim, “Top-down fabrication of fully CMOS-compatible silicon nanowire arrays and their integration into CMOS inverters on plastic,” ACS Nano, vol. 5, no. 4, pp. 2629-2636, February 2011.
Y. Jeon, M. Lee, M. Kim, Y. Kim, and S. Kim, “Lowpower functionality of silicon-nanowire-assembled inverters on bendable plastics,” Nano Res., vol. 9, no. 5, pp. 1409-1417, September 2016.
J. Yun et al., “Nanowatt power operation of silicon nanowire NAND logic gates on bendable substrates,” Nano Res., vol. 9, no. 12, pp. 3656-3662, December 2016.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Sensing Characteristics of Dual-gated Field-Effect Transistor (DGFET) using Silicon Nanowire
한국표면공학회 학술발표회 초록집
2022 .06
-
CMOS-Compatible Gated Diode-type Gas Sensor for H₂S Gas Detection
대한전자공학회 학술대회
2021 .06
-
Characteristics of Gate Structure in Junctionless Double Gate Field Effect Transistors
대한전자공학회 학술대회
2019 .06
-
수직 채널 전계 트랜지스터 소자를 이용한 저전력 3진법 CMOS 구현
대한전자공학회 학술대회
2020 .08
-
IGBT Gate Driver IC의 CMOS 구현
대한전자공학회 학술대회
2015 .11
-
플랜트 사업의 리스크 관리를 위한 gate review 수행 방안
대한기계학회 춘추학술대회
2021 .11
-
공정 시뮬레이션을 이용한 CMOS소자의 Gate Spacing에 대한 디자인 룰 설정
대한전기학회 학술대회 논문집
2015 .10
-
3-Level Gate Drive Design
전력전자학회 학술대회 논문집
2018 .07
-
Airport Gate Assignment Problem under Uncertainty
대한산업공학회 추계학술대회 논문집
2020 .11
-
Ⅲ-Ⅴ화합물 반도체 기반 Triple Gate MOSFET과 Gate All Around Nanowire NMOSFET의 성능 비교
대한전자공학회 학술대회
2015 .11
-
Linearity Analysis of MoTe 2 -FET based Single Transistor AND Gate Using Non-Equilibrium Green’s Function
Transactions on Electrical and Electronic Materials
2022 .04
-
Junctionless Sandwiched-gate Logic Design using Novel Device Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .08
-
시뮬레이션을 통한 게이트-소스/드레인 간 Overlap 길이에 따른 GAA FET의 Extension 저항 추출 및 분석
대한전자공학회 학술대회
2018 .06
-
Sub-2 V, p-/n- channel electrolyte gated transistors with hybrid perovskite gate insulator
한국표면공학회 학술발표회 초록집
2017 .11
-
Sub-2 V, p-/n- channel electrolyte gated transistors with hybrid perovskite gate insulator
한국고분자학회 학술대회 연구논문 초록집
2017 .10
-
총이온화선량 효과에 내성을 갖는 CMOS NOR 게이트 설계 및 검증
정보 및 제어 논문집
2021 .10
-
The Origin of Excellent Gate-Bias Stress Stability in Organic Field-Effect Transistors Employing Fluorinated-Polymer Gate Dielectrics
한국고분자학회 학술대회 연구논문 초록집
2015 .04
-
실리콘 나노와이어가 적용된 포토트랜지스터를 이용한 CMOS 이미지 센서
대한전자공학회 학술대회
2019 .11
-
150㎜ CMOS 호환가능한 p-gate GaN HEMT 제작을 위한 오믹접합 공정개발
대한전자공학회 학술대회
2020 .08
-
Multi-gate BCAT Structure and Select Word-line Driver in DRAM for Reduction of GIDL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
이 논문의 저자 정보
이 논문과 함께 이용한 논문
비정질 탄소박막의 광발열 특성 연구
오현곤
,
조경아
,
김상식
전기전자학회논문지
2018
.03
피드백 전계효과 트랜지스터에 대한 리뷰 : 동작 메커니즘과 적용 분야
김민석
,
이경수
,
김상식
전기전자학회논문지
2018
.06
게이트 절연막과 게이트 전극물질의 변화에 따른 피드백 전계효과 트랜지스터의 히스테리시스 특성 확인
이경수
,
우솔아
,
조진선
외 2명
전기전자학회논문지
2018
.06
채널 길이의 변화에 따른 단일 게이트 피드백 전계효과 트랜지스터의 메모리 윈도우 특성
조진선
,
김민석
,
우솔아
외 2명
전기전자학회논문지
2017
.09
금속-산화막-반도체 전계효과 트랜지스터의 불순물 분포 변동 효과에 미치는 이온주입 공정의 영향
박재현
,
장태식
,
김민석
외 2명
전기전자학회논문지
2017
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-560-001457434