지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
In this study, the fabrication of through-silicon vias (TSVs) filled with SWNTs/Sn by utilizing surface/bulk micromachining and MEMS technologies is proposed. Tin (Sn) and single-walled nanotube (SWNT) powders are used as TSV interconnector materials in the development of a novel TSV at low temperature. The measured resistance of a TSV filled with SWNT/Sn powder is considerably reduced by increasing the fraction of Sn and is lower than that of a TSV filled with only Sn. This is because of a decrease in the surface scattering of electrons along with an increase in the grain size of sintered SWNTs/Sn. The proposed method is conducted at low temperatures (<400 °С) due to the low melting temperature of Sn; hence, the proposed TSVs filled with SWNTs/Sn can be utilized in CMOS based applications.
목차
등록된 정보가 없습니다.
참고문헌 (13)
참고문헌 신청
R. Tummala / 2006 / Moore’s law meets its match / IEEE spectra. 43(6):44~49
P. Emma / 2008 / Is 3D chip technology the next growth engine for performance improvement? / IBM J. Res. Dev. 52(6):541~552
S. Spiesshoefer / 2005 / Process integration for through-silicon vias / J. Vac. Sci. Technol. A 23(4):824~829
L. Shen / 2008 / A clamped through silicon vias interconnection for stacked chip bonding using metal cap on pad and metal column forming in via / Proc. Electron. Compon. Technol. Conf. :544~549
L. Schaper / 2005 / Architectural Implications and Process Development of 3-D VLSI Z-Axis Interconnects Using Through Silicon Vias / IEEE Trans. Adv. Packag. 28(3):356~366
P. Emma / 2008 / Is 3D chip technology the next growth engine for performance improvement? / IBM J. Res. Dev. 52(6):541~552
S. Spiesshoefer / 2005 / Process integration for through-silicon vias / J. Vac. Sci. Technol. A 23(4):824~829
L. Shen / 2008 / A clamped through silicon vias interconnection for stacked chip bonding using metal cap on pad and metal column forming in via / Proc. Electron. Compon. Technol. Conf. :544~549
L. Schaper / 2005 / Architectural Implications and Process Development of 3-D VLSI Z-Axis Interconnects Using Through Silicon Vias / IEEE Trans. Adv. Packag. 28(3):356~366
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The Impedance Analysis of Multiple TSV-to-TSV
전자공학회논문지
2016 .07
-
Eye 패턴을 사용한 비접촉 형태의 TSV 고장 검출 기법
전기학회논문지
2015 .04
-
Growth of Single-Walled Carbon Nanotubes from Well-Defined POSS Nanoclusters Structure
NANO
2015 .01
-
인공지능과 시뮬레이션 기반 TSV 형상 및 배치 최적화
대한기계학회 춘추학술대회
2024 .11
-
미세 TSV 측정을 위한 광학 측정법
한국정밀공학회 학술발표대회 논문집
2019 .10
-
구리 전해 도금을 이용한 실리콘 관통 비아 채움 공정
화학공학
2016 .01
-
TSV 그룹 지연신호를 이용한 3D-IC 고장 감지 기법
한국정보기술학회논문지
2015 .10
-
수치 모델을 이용한 TSV 스퍼터링 장비의 특성 해석
한국표면공학회 학술발표회 초록집
2018 .06
-
Selective Dispersion of Large-diameter Semiconducting Carbon Nanotubes Using Conjugated Polymers for Near-infrared Detectors
한국고분자학회 학술대회 연구논문 초록집
2021 .04
-
인터포저의 디자인 변화에 따른 삽입손실 해석
마이크로전자 및 패키징학회지
2021 .12
-
Repair Circuit of TSVs in a 3D Stacked Memory IC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
나노전자소자 응용을 위한 고배향 단일벽 탄소나노튜브의 합성과 고수율 전사
한국표면공학회지
2025 .02
-
Effectiveness of SWNT in reducing the crack effect on the dynamic behavior of aluminium alloy
Advances in nano research
2019 .01
-
3D 패키징을 위한 Scallop-free TSV와 Cu Pillar 및 하이브리드 본딩
마이크로전자 및 패키징학회지
2022 .12
-
단일 첨가액을 이용한 Cu Through-Si-Via(TSV) 충진 공정 연구
한국표면공학회 학술발표회 초록집
2016 .11
-
Fabrication and Shear Strength Analysis of Sn-3.5Ag/Cu-Filled TSV for 3D Microelectronic Packaging
Electronic Materials Letters
2016 .01
-
Study of Conjugated Polymer Sorted Semiconductin Carbon Nanotube Network Field Effect Transistors (CNTFETs) Doped with Halogen Anions
한국고분자학회 학술대회 연구논문 초록집
2021 .10
-
Through Silicon Via 고주파 모델링 기술
전자파기술
2016 .03
-
3차원 적층을 위한 실리콘 관통 비아 충진 기술 연구
대한용접학회 특별강연 및 학술발표대회 개요집
2017 .11
-
TSV (Through-Si-Via) 기술을 이용한 반도체의 3차원 적층 실장
대한용접·접합학회지
2021 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0