지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
I. 서론
II. 본론
III. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
저전력 광대역 CMOS 2단 연산 증폭기 설계
대한전자공학회 학술대회
2024 .11
주파수 보상을 통한 고이득 및 SR 최적화의 CMOS 2단 연산증폭기
대한전자공학회 학술대회
2024 .11
높은 안정성 및 SR 성능의 저전력 Two-Stage CMOS Op-Amp 회로설계
대한전자공학회 학술대회
2024 .06
이중 캐스코딩 CMOS 2단 연산증폭기
대한전자공학회 학술대회
2024 .06
안정도 성능을 향상한 2단 연산증폭기 설계
대한전자공학회 학술대회
2024 .11
고성능 GBW 및 SR 의 CMOS 2 단 연산 증폭기
대한전자공학회 학술대회
2024 .06
단일 캐스코드 CMOS 2단 연산 증폭기
대한전자공학회 학술대회
2024 .11
2단 연산 증폭기 설계 및 성능 최적화
대한전자공학회 학술대회
2024 .11
CMOS 선형 OTA와 op amp를 이용한 저항차 전압 변환기
전자공학회논문지
2017 .12
130 nm SOI CMOS 공정을 이용한 Ku 대역 구동 증폭기 설계
한국전자파학회논문지
2024 .08
Design of an Operational Amplifier with Enhanced Stability Using Zero Canceling Method
대한전자공학회 학술대회
2018 .06
Design of Two Stage CMOS Operational Amplifier
대한전자공학회 학술대회
2019 .06
Sub-threshold 영역의 MOSFET 동작을 이용한 OP-AMP 설계
한국전자통신학회 논문지
2016 .01
180-nm CMOS 공정을 이용한 저전력 2단 연산증폭기 설계
대한전자공학회 학술대회
2024 .11
향상된 전압 이득을 갖는 폴디드 캐스코드 증폭기 설계
대한전자공학회 학술대회
2024 .06
Two-Stage Distributed Amplifier and Cascaded Single-Stage Distributed Amplifier in 65 nm CMOS Process
IDEC Journal of Integrated Circuits and Systems
2017 .04
전압 버퍼 회로를 활용한 CMOS 2단 연산 증폭기 설계
대한전자공학회 학술대회
2024 .11
A 3.6V Rail-to-Rail Operational Amplifier with Constant gm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
약반전 증폭기를 이용한 4차 ΣΔ변조기 설계
대한전자공학회 학술대회
2016 .06
A low-power two-stage operational amplifier with wide-bandwidth and high stability
대한전자공학회 학술대회
2024 .11
0